תוכנת עיצוב Intel Quartus Prime

מָבוֹא
תוכנת Intel® Quartus® Prime היא מהפכנית בביצועים ובפרודוקטיביות עבור עיצובי FPGA, CPLD ו-SoC, ומספקת נתיב מהיר להמרת הרעיון שלך למציאות. תוכנת Intel Quartus Prime תומכת גם בכלים רבים של צד שלישי לסינתזה, ניתוח תזמון סטטי, סימולציה ברמת הלוח, ניתוח שלמות אותות ואימות פורמלי.
| INTEL QUARTUS רִאשׁוֹנִי לְעַצֵב תוֹכנָה | זְמִינוּת | ||||
| מִקצוֹעָן מַהֲדוּרָה
($) |
תֶקֶן מַהֲדוּרָה
($) |
LITE מַהֲדוּרָה
(חינם) |
|||
| תמיכה במכשיר | סדרת Intel® Agilex™ | P | |||
| סדרת Intel® Stratix® | IV, V | P | |||
| 10 | P | ||||
| סדרת Intel® Arria® | II | P1 | |||
| II, V | P | ||||
| 10 | P | P | |||
| סדרת Intel® Cyclone® | IV, V | P | P | ||
| 10 LP | P | P | |||
| 10 GX | P2 | ||||
| סדרת Intel® MAX® | ב', ו', 10 | P | P | ||
| זרימת עיצוב | הגדרה מחדש חלקית | P | P3 | ||
| עיצוב מבוסס בלוק | P | ||||
| אופטימיזציה מצטברת | P | ||||
| עיצוב כניסה/תכנון | חבילת IP Base |
P |
P |
זמין לרכישה | |
| מהדר של Intel® HLS | P | P | P | ||
| מעצב פלטפורמה (סטנדרטי) | P | P | |||
| מעצב פלטפורמות (פרו) | P | ||||
| מתכנן מחיצות עיצוב | P | P | |||
| מתכנן שבבים | P | P | P | ||
| מתכנן ממשקים | P | ||||
| לוגי נעילת אזורים | P | P | |||
| VHDL | P | P | P | ||
| Verilog | P | P | P | ||
| SystemVerilog | P | P4 | P4 | ||
| VHDL-2008 | P | P4 | |||
| סימולציה פונקציונלית | תוכנת Questa*-Intel® FPGA Starter Edition | P | P | P | |
| תוכנת Questa*-Intel® FPGA Edition | P5 | P5 | P 65 | ||
| הַהדָרָה
(סינתזה ומקום ומסלול) |
מתקין (מקום ומסלול) | P | P | P | |
| מיקום מוקדם | P | ||||
| רשום תזמון חוזר | P | P | |||
| סינתזה של פרקטלים | P | ||||
| תמיכה בריבוי מעבדים | P | P | |||
| אימות תזמון וכוח | מנתח תזמון | P | P | P | |
| עיצוב Space Explorer II | P | P | P | ||
| Analyzer כוח | P | P | P | ||
| מחשבון חשמל ותרמי | P6 | ||||
| איתור באגים בתוך המערכת | Signal Tap Logic Analyzer | P | P | P | |
| ערכת כלים של מקלט משדר | P | P | |||
| Intel Advanced Link Analyzer | P | P | |||
| תמיכה במערכת הפעלה (OS). | תמיכה ב-Windows/Linux 64 סיביות | P | P | P | |
| מְחִיר | קנה קבוע - $3,995
צף - 4,995 דולר |
קנה קבוע - $2,995
צף - 3,995 דולר |
לְשַׁחְרֵר | ||
| הורד | הורד עכשיו | הורד עכשיו | הורד עכשיו | ||
הערות
- ה-Arria II FPGA היחיד שנתמך הוא התקן EP2AGX45.
- התמיכה בהתקן Intel Cyclone 10 GX זמינה בחינם בתוכנת Pro Edition.
- זמין עבור התקני Cyclone V ו- Stratix V בלבד ודורש רישיון הגדרה מחדש חלקית.
- תמיכה מוגבלת בשפה.
- דורש רישיון נוסף.
- משולבת בתוכנת Intel Quartus Prime וזמינה ככלי עצמאי. תומך רק בהתקני Intel Agilex ו-Intel Stratix 10.
כלי פיתוח נוספים
| Intel® FPGA SDK עבור OpenCLTM | •אין צורך ברישיונות נוספים. • נתמך עם תוכנת Intel Quartus Prime Pro/Standard Edition. • התקנת התוכנה file כולל את תוכנת Intel Quartus Prime Pro/Standard Edition ואת תוכנת OpenCL. |
| מהדר HLS של אינטל | •אין צורך ברישיון נוסף. • זמין כעת כהורדה נפרדת. • נתמך עם תוכנת Intel Quartus Prime Pro Edition. |
| DSP Builder עבור Intel® FPGAs | •דרושים רישיונות נוספים. •DSP Builder עבור Intel FPGAs (Advanced Blockset בלבד) נתמך עם תוכנת Intel Quartus Prime Pro Edition עבור התקני Intel Agilex, Intel Stratix 10, Intel Arria 10 ו-Intel Cyclone 10 GX. |
|
Nios® II Embedded Design Suite |
•אין צורך ברישיונות נוספים. • נתמך עם כל המהדורות של תוכנת Intel Quartus Prime. •כולל כלי פיתוח תוכנה וספריות Nios II. |
| Intel® SoC FPGA Embedded Development Suite (SoC EDS) | • דורש רישיונות נוספים עבור Arm* Development Studio עבור Intel® SoC FPGA (Arm* DS עבור Intel® SoC FPGA). • SoC EDS Standard Edition נתמכת עם תוכנת Intel Quartus Prime Lite/Standard Edition ו-SoC EDS Pro Edition נתמכת עם תוכנת Intel Quartus Prime Pro Edition. |
OpenCL והלוגו של OpenCL הם סימנים מסחריים של Apple Inc. בשימוש בהרשאה של Khronos.
תקציר תכונות תוכנת העיצוב של INTEL QUARTUS PRIME
| מתכנן ממשקים | מאפשר לך ליצור במהירות את עיצוב ה-I/O שלך באמצעות בדיקות חוקיות בזמן אמת. |
| מתכנן סיכות | מקל על תהליך ההקצאה והניהול של הקצאות סיכות עבור עיצובים בצפיפות גבוהה ומספר פינים גבוה. |
| מעצב פלטפורמה | מאיץ את פיתוח המערכת על ידי שילוב פונקציות IP ותתי מערכות (אוסף פונקציות IP) תוך שימוש בגישה היררכית וחיבור בין ביצועים גבוהים המבוססים על ארכיטקטורת רשת-על-שבב. |
| ליבות IP מהמדף | מאפשר לך לבנות את העיצוב ברמת המערכת שלך באמצעות ליבות IP של אינטל ומשותפי IP של צד שלישי של אינטל. |
| סִינתֶזָה | מספק תמיכת שפה מורחבת עבור System Verilog ו-VHDL 2008. |
| תמיכה בסקריפטים | תומך בפעולת שורת הפקודה וב-Tcl scripting. |
| אופטימיזציה מצטברת | מציע מתודולוגיה מהירה יותר להתכנס לסימן עיצובי. המתקן המסורתי stage מחולק ל-s עדין יותרtages לשליטה רבה יותר על זרימת העיצוב. |
| הגדרה מחדש חלקית | יוצר אזור פיזי ב-FPGA שניתן להגדיר מחדש לביצוע פונקציות שונות. לסנתז, למקם, לנתב, לסגור תזמון, וליצור זרמי סיביות של תצורה עבור הפונקציות המיושמות באזור. |
| זרימות עיצוב מבוססות בלוק | מספק גמישות של שימוש חוזר במודולים סגורים בתזמון או בלוקי עיצוב על פני פרויקטים וצוותים. |
| ארכיטקטורת Intel® HyperflexTM FPGA | מספק ביצועי ליבה מוגברים ויעילות חשמל עבור התקני Intel Agilex ו-Intel Stratix 10. |
| סינתזה פיזית | משתמש בידע של מיקום פוסט ועיכוב ניתוב של עיצוב כדי לשפר את הביצועים. |
| חקר חלל עיצוב (DSE) | מגדיל את הביצועים על ידי איטרציה אוטומטית דרך שילובים של הגדרות תוכנת Intel Quartus Prime כדי למצוא תוצאות מיטביות. |
| בדיקה צולבת מקיפה | מספק תמיכה בבדיקה צולבת בין כלי אימות ומקור עיצוב files. |
| יועצי אופטימיזציה | מספק עצות ספציפיות לתכנון לשיפור הביצועים, השימוש במשאבים וצריכת החשמל. |
| מתכנן שבבים | מקטין את זמן האימות תוך שמירה על סגירת תזמון על ידי מתן אפשרות ליישם שינויים קטנים בתכנון לאחר המיקום והניתוב תוך דקות. |
| מנתח תזמון | מספק תמיכה מקורית של Synopsys Design Constraint (SDC) ומאפשר לך ליצור, לנהל ולנתח אילוצי תזמון מורכבים ולבצע במהירות אימות תזמון מתקדם. |
| מנתח לוגי של Signal Tap | תומך ברוב הערוצים, מהירויות השעון המהירות ביותר, ה-s הגדולות ביותרample depths, ויכולות ההפעלה המתקדמות ביותר הזמינות בנתח לוגי משובץ. |
| מסוף המערכת | מאפשר לך לנפות בקלות את ה-FPGA שלך בזמן אמת באמצעות עסקאות קריאה וכתיבה. זה גם מאפשר לך ליצור במהירות GUI כדי לעזור לנטר ולשלוח נתונים ל-FPGA שלך. |
| Analyzer כוח | מאפשר לך לנתח ולבצע אופטימיזציה של צריכת חשמל דינמית וסטטית בצורה מדויקת. |
| עוזר עיצוב | כלי לבדיקת חוקי עיצוב המאפשר להגיע לסגירה מהירה יותר בתכנון על ידי הפחתת מספר האיטרציות הדרושות ועל ידי הפעלת איטרציות מהירות יותר עם הדרכה ממוקדת שמספק הכלי בכמה מקומותtages של קומפילציה. |
| סינתזה של פרקטלים | מאפשר לתוכנת Intel Quartus Prime לארוז ביעילות פעולות אריתמטיות במשאבי הלוגיקה של FPGA וכתוצאה מכך לשיפור משמעותי בביצועים. |
| שותפי EDA | מציע תמיכה בתוכנת EDA לסינתזה, סימולציית תזמון ותזמון, ניתוח תזמון סטטי, סימולציה ברמת הלוח, ניתוח שלמות האות ואימות פורמלי. כדי לראות רשימה מלאה של שותפים, בקר |
תחילת העבודה שלבים
- שלב 1: הורד את תוכנת Intel Quartus Prime Lite Edition החינמית בכתובת www.intel.com/quartus
- שלב 2: התמצאות עם המדריך האינטראקטיבי של Intel Quartus Prime Software לאחר ההתקנה, פתח את המדריך האינטראקטיבי במסך הפתיחה.
- שלב 3: הירשם להדרכה ב- www.intel.com/fpgatraining
© Intel Corporation. Intel, הלוגו של Intel וסימני Intel אחרים הם סימנים מסחריים של Intel Corporation או של חברות הבת שלה. ניתן לתבוע שמות ומותגים אחרים כרכושם של אחרים.
מסמכים / משאבים
![]() |
תוכנת עיצוב Intel Quartus Prime [pdfמדריך למשתמש תוכנת קוורטוס פריים עיצוב, תוכנת פריים עיצוב, תוכנת עיצוב, תוכנה |





